Architecture d'un fichier VHDL

Les deux blocs fondamentaux : l'entité (entity) et l'architecture (architecture).

Structure d'un fichier VHDL

Chaque fichier VHDL contient généralement deux blocs obligatoires :

L'entité (entity) : définit l'interface externe (ports d'entrée/sortie)
L'architecture (architecture) : décrit le comportement interne

-- 1. Déclarations de librairies
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
 
-- 2. Entité
entity nom_entite is
  generic (
    -- paramètres génériques (optionnel)
  );
  port (
    -- ports d'entrée/sortie
  );
end entity nom_entite;
 
-- 3. Architecture
architecture rtl of nom_entite is
  -- zone de déclaration (signaux, constantes, composants)
begin
  -- zone de description (logique concurrente et processus)

Librairie	Contenu principal
`IEEE.STD_LOGIC_1164`	Types `std_logic`, `std_logic_vector`
`IEEE.NUMERIC_STD`	Types `unsigned`, `signed`, opérations arithmétiques
`STD.STANDARD`	Chargée automatiquement - types `bit`, `integer`, `boolean`

entity additionneur is
  generic (
    g_WIDTH : integer := 8   -- paramètre configurable
  );
  port (
    i_clk   : in  std_logic;
    i_rst   : in  std_logic;
    i_a     : in  std_logic_vector(g_WIDTH-1 downto 0);
    i_b     : in  std_logic_vector(g_WIDTH-1 downto 0);
    o_sum   : out std_logic_vector(g_WIDTH downto 0)
  );
end entity additionneur;

Mode	Sens	Usage
`in`	Entrée seulement	Signaux de commande, données en entrée
`out`	Sortie seulement	Résultats, sorties
`inout`	Bidirectionnel	Bus tristate (rare en FPGA moderne)
`buffer`	Sortie relue en interne	Éviter : préférer un signal interne

architecture rtl of additionneur is
  -- Zone de déclaration
  signal w_carry : std_logic;
  constant c_ZERO : std_logic_vector(g_WIDTH-1 downto 0) := (others => '0');
 
begin
  -- Zone de description (tout est concurrent)
  o_sum <= ('0' & i_a) + ('0' & i_b);
 
end architecture rtl;

-- Commentaire sur une ligne (double tiret)
 
-- Pas de commentaires /* */ en VHDL standard
-- VHDL-2008 ajoute les commentaires /* */ mais peu d'outils les supportent
 
entity mon_composant is  -- commentaire en fin de ligne OK

Nom	Signification
`rtl`	Register Transfer Level (synthétisable)
`behavioral`	Comportemental (simulation uniquement parfois)
`structural`	Instanciation de composants
`tb`	Testbench

Architecture d'un fichier VHDL

Structure d'un fichier VHDL

Les librairies

L'entité (Entity)

Modes de port

L'architecture (Architecture)

Noms d'architecture courants

Concurrence dans l'architecture

Commentaires et style

Conventions de casse