Testbenches et ordonnancement

Testbenches et ordonnancement

Appliquer des stimuli propres, vérifier automatiquement les sorties et comprendre quand les registres changent.

Un testbench n'est pas du RTL

Le banc de test n'a pas de ports. Il instancie le circuit, crée l'horloge, applique les entrées et décide si le résultat est correct.

`timescale 1ns/1ps
 
module edge_counter (
  input  wire       i_clk,
  input  wire       i_reset,
  input  wire       i_enable,
  output reg  [3:0] o_count
);
 
  always @(posedge i_clk) begin
    if (i_reset)
      o_count <= 4'd0;
    else if (i_enable)
      o_count <= o_count + 1'b1;
  end
 
endmodule
 
module tb_edge_counter