>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

ROM de décodage sept segments

Intermédiaire

Simuler (Icarus Verilog)

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Les segments sont actifs à un et ordonnés abcdefg.

Comportement

blank=1 force tous les segments à zéro.
Sinon les seize valeurs hexadécimales ont un motif défini.

02Interface

digit

Direction: Entrée
Largeur: 4 bits
Description: Chiffre hexadécimal

blank

Direction: Entrée
Largeur: 1 bit
Description: Masquage

segments

Direction: Sortie
Largeur: 7 bits
Description: Segments abcdefg actifs haut

← FIFO synchrone 8 x 8