>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

FIFO synchrone 8 x 8

Intermédiaire

Simuler (Icarus Verilog)

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Deux pointeurs circulaires et un compteur suivent le contenu de la file.

Comportement

Une écriture pleine et une lecture vide sont ignorées.
Une lecture valide place l’ancien élément de tête sur data_out.
Lecture et écriture valides simultanées conservent le nombre d’éléments.

02Interface

clk, reset, write_enable, read_enable

Direction: Entrée
Largeur: 1 bit
Description: Horloge et commandes

data_in

Direction: Entrée
Largeur: 8 bits
Description: Donnée à enfiler

data_out

Direction: Sortie
Largeur: 8 bits
Description: Dernière donnée lue

full, empty

Direction: Sortie
Largeur: 1 bit
Description: État de la file

← Banc de registres à deux lectures