>_
FPGA
Pour Tous
Blog
Blog
Carrières
Challenges
Classement
Communauté
Certification
Projets
Le Club
EN
Chargement…
ROM 8x4
Intermédiaire
Simuler (GHDL)
Templates
Pack complet
Joker
Se connecter
00:00
Importer
Signaler un bug
Cahier des charges
01
Fonctionnement
Contenu ROM :
Adresse
Donnée
000
0001
001
0010
010
0100
011
1000
100
1111
101
1010
110
0101
111
1100
02
Interface
i_addr
Direction
Entrée
Largeur
3 bits
Description
Adresse (0 a 7)
o_data
Direction
Sortie
Largeur
4 bits
Description
Donnée lue
rom_8x4.vhd
Résultats
← Registre a décalage bidirectionnel 4 bits