>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

Registre a décalage bidirectionnel 4 bits

Intermédiaire

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Sur front montant selon i_mode :

00 : maintien
01 : décalage a droite, i_sin entre en MSB
10 : décalage a gauche, i_sin entre en LSB
11 : chargement parallele de i_data

Le reset remet le registre a "0000".

02Interface

i_clk

Direction: Entrée
Largeur: 1 bit
Description: Horloge

i_reset

Direction: Entrée
Largeur: 1 bit
Description: Reset asynchrone actif haut

i_mode

Direction: Entrée
Largeur: 2 bits
Description: Mode : 00=hold, 01=shift right, 10=shift left, 11=load

i_sin

Direction: Entrée
Largeur: 1 bit
Description: Entrée série (pour shift)

i_data

Direction: Entrée
Largeur: 4 bits
Description: Données paralleles

o_q

Direction: Sortie
Largeur: 4 bits
Description: Contenu du registre

← Registre 8 bits avec chargement