Registre SIPO 4 bits

Débutant

00:00

Cahier des charges

01Fonctionnement

Registre série-entrée parallèle-sortie (SIPO) de 4 bits. Après 4 fronts d'horloge, l'utilisateur a sérialisé un mot de 4 bits accessible en parallèle sur o_q.

Comportement :

Reset (i_reset='1') : o_q ← "0000".
Front montant de i_clk : décalage à droite ; i_sin entre par le MSB, l'ancien LSB est perdu.
o_q est combinatoirement câblé sur le contenu courant des 4 bascules.

*Reset asynchrone actif haut.*

02Interface

i_clk

Direction: Entrée
Largeur: 1 bit
Description: Horloge système

i_reset

Direction: Entrée
Largeur: 1 bit
Description: Reset asynchrone actif haut

i_sin

Direction: Entrée
Largeur: 1 bit
Description: Entrée série (entre par le MSB)

o_q

Direction: Sortie
Largeur: 4 bits
Description: Sortie parallele

← Registre a décalage gauche 4 bits

Chargement…