Registre à décalage chargeable

Registre 8 bits combinant chargement parallèle et décalage à gauche. Le chargement copie la donnée d'entrée dans le registre. Lorsque i_shift est actif, le registre se décale d'un bit vers la gauche et insère un '0' en LSB. La sortie o_msb reflète en continu le MSB courant, o_reg(7) : elle ne mémorise pas le bit qui vient d'être décalé hors du registre. Le chargement est prioritaire sur le décalage.

Le reset est asynchrone et actif haut.