Latch transparent (piège FPGA)

Le latch transparent est un composant sensible au niveau (pas au front). Quand i_enable = '1', la sortie o_q suit l'entrée i_d en temps réel (mode transparent). Quand i_enable = '0', la dernière valeur est mémorisée.

• Pas d'horloge : composant sensible au niveau