Chargement…
Chargement…
RAM simple port synchrone de 256 mots × 8 bits. Lecture et écriture partagent la même adresse i_addr et le même port de données.
Comportement :
i_we='1') : sur le front montant de i_clk, i_data est mémorisé à l'adresse i_addr.i_we='0') : sur le front montant, o_data reçoit le contenu de l'adresse i_addr. Latence d'1 cycle.o_data reflète la nouvelle valeur écrite (mode *write-first*).*Mémoire inférée par les outils de synthèse en BRAM Block.*
i_clki_wei_addri_datao_data