>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

Bascule D avec reset asynchrone

Débutant

Simuler (Icarus Verilog)

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

La bascule réagit à l’horloge et immédiatement au reset.

Comportement

reset_n=0 force immédiatement q=0.
Sinon, chaque front montant de clk copie d dans q.

02Interface

clk

Direction: Entrée
Largeur: 1 bit
Description: Horloge

reset_n

Direction: Entrée
Largeur: 1 bit
Description: Reset asynchrone actif bas

d

Direction: Entrée
Largeur: 1 bit
Description: Donnée

q

Direction: Sortie
Largeur: 1 bit
Description: État mémorisé

← Générateur et contrôleur de parité