>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

Filtre de boucle pour PLL numérique

Avancé

Simuler (Icarus Verilog)

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Le mot de commande saturé corrige l’oscillateur et un compteur valide le verrouillage.

Comportement

Un événement reference_tick seul incrémente control_word et pulse correction_up.
Un événement feedback_tick seul décrémente le mot et pulse correction_down.
Huit événements simultanés consécutifs placent locked=1; tout écart l’annule.

02Interface

clk, reset

Direction: Entrée
Largeur: 1 bit
Description: Horloge système et reset

reference_tick, feedback_tick

Direction: Entrée
Largeur: 1 bit
Description: Événements de phase

control_word

Direction: Sortie
Largeur: 8 bits signed
Description: Commande intégrée saturée

correction_up, correction_down, locked

Direction: Sortie
Largeur: 1 bit
Description: État de la boucle

← Contrôleur de cache direct-mapped