Contrôleur de cache direct-mapped

Deux bits choisissent la ligne et les bits supérieurs forment le tag.

Comportement

• Le cache contient quatre lignes d’un mot, indexées par cpu_address[3:2].
• Un hit rend la donnée sans accès mémoire et pulse cache_hit.
• Un miss maintient memory_request jusqu’à memory_ready, remplit la ligne puis répond.