>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

Détecteur de requête ARP

Intermédiaire

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Le circuit est combinatoire et vérifie les champs ARP essentiels.

Comportement

Ethertype 0x0806, HTYPE 1, PTYPE 0x0800 et OPER 1 sont requis.
i_target_ip doit être égal à i_local_ip.
o_is_request=1 uniquement si toutes les conditions sont vraies.

02Interface

i_ethertype

Direction: Entrée
Largeur: 16 bits
Description: Entrée ethertype

i_htype

Direction: Entrée
Largeur: 16 bits
Description: Entrée htype

i_ptype

Direction: Entrée
Largeur: 16 bits
Description: Entrée ptype

i_oper

Direction: Entrée
Largeur: 16 bits
Description: Entrée oper

i_target_ip

Direction: Entrée
Largeur: 32 bits
Description: Entrée target ip

i_local_ip

Direction: Entrée
Largeur: 32 bits
Description: Entrée local ip

o_is_request

Direction: Sortie
Largeur: 1 bit
Description: Sortie is request

← Checksum d’en-tête IPv4