>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

Détecteur de séquence bitonique

Intermédiaire

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Le circuit est combinatoire et exige un unique pic interne strict.

Comportement

Valide si a0<a1>a2>a3 ou a0<a1<a2>a3.
Les plateaux ne sont pas acceptés.
Une suite entièrement croissante ou décroissante est refusée.

02Interface

i_a0

Direction: Entrée
Largeur: 4 bits
Description: Entrée a0

i_a1

Direction: Entrée
Largeur: 4 bits
Description: Entrée a1

i_a2

Direction: Entrée
Largeur: 4 bits
Description: Entrée a2

i_a3

Direction: Entrée
Largeur: 4 bits
Description: Entrée a3

o_is_bitonic

Direction: Sortie
Largeur: 1 bit
Description: Sortie is bitonic

← Recherche du mode