>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

Vérificateur de palindrome

Intermédiaire

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Le circuit est combinatoire et compare les positions symétriques.

Comportement

ABBA donne o_is_palindrome=1.
ABCD donne zéro.
La comparaison se fait nibble par nibble.

02Interface

i_data

Direction: Entrée
Largeur: 16 bits
Description: Entrée data

o_is_palindrome

Direction: Sortie
Largeur: 1 bit
Description: Sortie is palindrome

← Calculateur factoriel