>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

RAM double port 8x8

Intermédiaire

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Sur front montant, si i_we = '1', ecrit i_wdata a i_waddr. La lecture a i_raddr est asynchrone et independante du port d'écriture.

02Interface

i_clk

Direction: Entrée
Largeur: 1 bit
Description: Horloge

i_we

Direction: Entrée
Largeur: 1 bit
Description: Write enable

i_waddr

Direction: Entrée
Largeur: 3 bits
Description: Adresse d'écriture

i_wdata

Direction: Entrée
Largeur: 8 bits
Description: Donnée à écrire

i_raddr

Direction: Entrée
Largeur: 3 bits
Description: Adresse de lecture

o_rdata

Direction: Sortie
Largeur: 8 bits
Description: Donnée lue

← Pile LIFO 8 niveaux, 8 bits