RAM synchrone 8x4

Intermédiaire

00:00

Cahier des charges

01Fonctionnement

Sur front montant, si i_we = '1', la donnée i_data est ecrite a l'adresse i_addr. La sortie o_data reflete en permanence le contenu de l'adresse i_addr (lecture asynchrone).

02Interface

i_clk

Direction: Entrée
Largeur: 1 bit
Description: Horloge

i_we

Direction: Entrée
Largeur: 1 bit
Description: Write enable

i_addr

Direction: Entrée
Largeur: 3 bits
Description: Adresse (0 à 7)

i_data

Direction: Entrée
Largeur: 4 bits
Description: Donnée à écrire

o_data

Direction: Sortie
Largeur: 4 bits
Description: Donnée lue (lecture asynchrone)

← ROM 16x4 avec tableau constant

Chargement…