Chargement…
Chargement…
Le module expose trois registres 32 bits accessibles via AXI4-Lite : REG_CTRL (0x00), REG_PERIOD (0x04), REG_GAIN (0x08). Deux machines à états indépendantes gèrent les transactions d'écriture et de lecture conformément au protocole AXI4-Lite.
Génériques :
g_BASE_ADDR : std_logic_vector(31 downto 0) - Adresse de base (défaut x"0000_0000")Ports AXI-Lite :
i_axi_aclki_axi_aresets_axi_awaddrs_axi_awvalids_axi_awreadys_axi_wdatas_axi_wstrbs_axi_wvalids_axi_wreadys_axi_bresps_axi_bvalids_axi_breadys_axi_araddrs_axi_arvalids_axi_arreadys_axi_rdatas_axi_rresps_axi_rvalids_axi_rreadyPorts registres :
o_reg_ctrl | Sortie | 32 bits | Valeur REG_CTRL |
|---|---|---|---|
o_reg_period | Sortie | 32 bits | Valeur REG_PERIOD |
o_reg_gain | Sortie | 32 bits | Valeur REG_GAIN |