>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

Unité de max pooling

Débutant

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Le circuit est combinatoire et compare les quatre pixels en parallèle.

Comportement

o_max vaut le plus grand des quatre pixels non signés.
Les égalités ne nécessitent pas d’indice.

02Interface

i_p0

Direction: Entrée
Largeur: 8 bits
Description: Entrée p0

i_p1

Direction: Entrée
Largeur: 8 bits
Description: Entrée p1

i_p2

Direction: Entrée
Largeur: 8 bits
Description: Entrée p2

i_p3

Direction: Entrée
Largeur: 8 bits
Description: Entrée p3

o_max

Direction: Sortie
Largeur: 8 bits
Description: Sortie max

← Unité d’activation ReLU