>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

Validateur de longueur de paquet

Débutant

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Le circuit est combinatoire et inclut les bornes minimum et maximum.

Comportement

o_valid=1 si i_min_len <= i_length <= i_max_len.
Sinon o_valid=0.

02Interface

i_length

Direction: Entrée
Largeur: 16 bits
Description: Entrée length

i_min_len

Direction: Entrée
Largeur: 16 bits
Description: Entrée min len

i_max_len

Direction: Entrée
Largeur: 16 bits
Description: Entrée max len

o_valid

Direction: Sortie
Largeur: 1 bit
Description: Sortie valide

← Filtre d’adresse MAC