>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

Générateur Fibonacci

Débutant

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Le registre de sortie contient le terme courant et avance sur i_next.

Comportement

Reset : o_value=0 et le terme suivant vaut 1.
Chaque cycle avec i_next=1 produit le terme suivant.
Le dépassement se fait naturellement sur 8 bits.

02Interface

i_clk

Direction: Entrée
Largeur: 1 bit
Description: Horloge système

i_reset

Direction: Entrée
Largeur: 1 bit
Description: Reset asynchrone actif haut

i_next

Direction: Entrée
Largeur: 1 bit
Description: Entrée next

o_value

Direction: Sortie
Largeur: 8 bits
Description: Sortie value

← Décodeur thermomètre vers binaire