>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

Bascule SR synchrone

Débutant

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Sur front montant de i_clk :

S=0, R=0 : maintien
S=0, R=1 : mise a zero
S=1, R=0 : mise a un
S=1, R=1 : état interdit, maintien de la valeur courante

Le reset asynchrone force la sortie a '0'.

02Interface

i_clk

Direction: Entrée
Largeur: 1 bit
Description: Horloge système

i_reset

Direction: Entrée
Largeur: 1 bit
Description: Reset asynchrone actif haut

i_s

Direction: Entrée
Largeur: 1 bit
Description: Set

i_r

Direction: Entrée
Largeur: 1 bit
Description: Reset synchrone

o_q

Direction: Sortie
Largeur: 1 bit
Description: Sortie de la bascule