Chargement…
Chargement…
Le module divise la fréquence de l'horloge d'entrée par 2 × G_HALF. La sortie o_clk bascule toutes les G_HALF périodes d'horloge, produisant une fréquence divisée.
Le reset est asynchrone et actif haut.
G_HALF (défaut 50 000 000)| Signal | Direction | Largeur | Description |
|---|---|---|---|
i_clk | Entrée | 1 bit | Horloge système |
i_reset | Entrée | 1 bit | Reset asynchrone actif haut |
o_clk | Sortie | 1 bit | Horloge divisée |
Générique :
| Nom | Type | Description |
|---|---|---|
G_HALF | integer | Demi-période en cycles d'horloge (division totale = 2 × G_HALF- |