>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

Moteur de convolution 1D

Avancé

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Le module est séquentiel et conserve les deux derniers échantillons.

Comportement

À chaque i_valid, calcule x0 + 2*x1 + x2.
o_valid pulse en même temps que la sortie calculée.
La sortie est non signée sur 10 bits.

02Interface

i_clk

Direction: Entrée
Largeur: 1 bit
Description: Horloge système

i_reset

Direction: Entrée
Largeur: 1 bit
Description: Reset asynchrone actif haut

i_valid

Direction: Entrée
Largeur: 1 bit
Description: Echantillon valide

i_sample

Direction: Entrée
Largeur: 8 bits
Description: Entrée sample

o_valid

Direction: Sortie
Largeur: 1 bit
Description: Sortie valide

o_sample

Direction: Sortie
Largeur: 10 bits
Description: Sortie sample

← Calculateur de médiane