Contrôleur SAR ADC 4 bits

Le contrôleur démarre quand i_start='1' et o_ready='1'. Il teste successivement les bits du plus significatif au moins significatif. À chaque cycle, i_cmp='1' signifie que la tension d'entrée est supérieure ou égale à la valeur DAC courante : le bit testé est conservé. Sinon, le bit testé est effacé.

Comportement

• conversion sur 4 cycles après le démarrage ;
• o_dac_code expose le mot d'essai courant ;
• o_valid passe à '1' quand o_result contient le résultat final ;
• reset synchrone actif haut.