>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

Routeur de voies SRAM

Intermédiaire

Simuler (Icarus Verilog)

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Fusionnez un octet selon deux byte-enables.

Comportement

aux[1:0] expose les strobes actifs bas.
Les cas limites produisent des sorties déterministes.
La logique doit rester purement combinatoire.

02Interface

data_a

Direction: Entrée
Largeur: 16 bits
Description: Donnée ou état principal

data_b

Direction: Entrée
Largeur: 16 bits
Description: Donnée ou contexte secondaire

control

Direction: Entrée
Largeur: 4 bits
Description: Mode et commandes

result

Direction: Sortie
Largeur: 16 bits
Description: Résultat principal

aux

Direction: Sortie
Largeur: 8 bits
Description: Résultat auxiliaire

flag

Direction: Sortie
Largeur: 1 bit
Description: Décision ou validité

← Contrôleur de séquence PRBS