>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

Élargisseur d’impulsion

Intermédiaire

Simuler (Icarus Verilog)

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

Une nouvelle impulsion redémarre la temporisation.

Comportement

Quand pulse_in=1, active reste à 1 pendant HOLD_CYCLES cycles.
reset=1 annule immédiatement la temporisation au front suivant.

02Interface

clk, reset, pulse_in

Direction: Entrée
Largeur: 1 bit
Description: Horloge, reset et impulsion

active

Direction: Sortie
Largeur: 1 bit
Description: Niveau élargi

← Compteur modulo 12