>_
FPGA
Pour Tous
Blog
Blog
Carrières
Challenges
Classement
Communauté
Certification
Projets
Le Club
EN
Chargement…
Multiplieur non signé 4 bits
Débutant
Simuler (Icarus Verilog)
Templates
Pack complet
Joker
Se connecter
00:00
Importer
Signaler un bug
Cahier des charges
01
Fonctionnement
Le produit combinatoire tient sur huit bits.
Comportement
product
vaut exactement
a*b
pour les 256 couples d’entrées.
Aucune horloge ni saturation ne sont utilisées.
02
Interface
a, b
Direction
Entrée
Largeur
4 bits
Description
Facteurs non signés
product
Direction
Sortie
Largeur
8 bits
Description
Produit complet
multiplier_4bit.v
Résultats
← Additionneur-soustracteur avec overflow