>_FPGA Pour Tous Blog

Blog Carrières Challenges Classement Communauté Certification Projets Le Club

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
Testbench
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

© 2026 FPGA Pour Tous

FAQ|Mentions légales|Confidentialité|CGU

Porte XOR

Débutant

00:00

Signaler un bug

Cahier des charges

01Fonctionnement

L'entité xor_gate possède deux entrées (i_a, i_b) et une sortie (o_q), toutes de type std_logic.

La sortie o_q vaut '1' lorsque les deux entrées sont differentes. Elle vaut '0' lorsque les deux entrées sont identiques.

02Interface

i_a

Direction: Entrée
Largeur: 1 bit
Description: Entrée A

i_b

Direction: Entrée
Largeur: 1 bit
Description: Entrée B

o_q

Direction: Sortie
Largeur: 1 bit
Description: Sortie

← Porte NOT (Inverseur)Multiplexeur 2 vers 1 →