Porte AND

L'entité and_gate possède deux entrées (i_a, i_b) et une sortie (o_q), toutes de type std_logic.

La sortie o_q vaut '1' uniquement lorsque les deux entrées i_a et i_b sont a '1'. Dans tous les autres cas, la sortie vaut '0'.